MENU
半導体研究者の業績紹介サイト | 芝原　健太郎 (Kentaro Shibahara)
  1. ホーム
  2. Si半導体の研究業績紹介

Si半導体の研究業績紹介

Si半導体の研究業績紹介 Research Achievements in Si Semiconductors

Sbの斜めイオン注入による電流駆動力とMOSFET断面写真1（下記記述の説明図※）

MOSFETの微細化・性能向上のためには，ゲート長の縮小はもちろんソース・ドレインの浅接合形成技術の改善が不可欠となる．ゲート長100 nm以下，ゲート酸化膜1.2 nmの極微細MOSFETを実現し2（1998年），さらにSb（アンチモン）イオン注入技術を開発して接合深さ20 nmを達成した3（1999年）．その後、ソース・ドレインとゲートのオーバラップ領域を充分に確保するための斜め（チルト）イオン注入を提案し、電流駆動力の向上を実証した4（2002年）．

FUSI MOS 構造の不純物による仕事関数変調可能域（下記記述の説明図）

MOSFETのゲート電極をポリシリコンから空乏化の起こらない金属に置き換えると実効的ゲート絶縁膜薄層化が可能となるが，金属は仕事関数が材料固有であるために，同一金属でp型／n型MOSFETそれぞれに適したゲート仕事関数を得ることは不可能である．そこで，Mo電極に固相拡散で窒素を導入する方法5（2003 年）や，NiSi及びPd2Si フルシリサイドゲート（FUSI）のシリサイド化前のポリシリコンに不純物を添加することで，仕事関数の変調が可能であることを示した67（2004～2006 年）．

Ge表面の断面TEM画像（下記記述の説明図）


MOSFETの性能向上のために，Siに替わるチャネル材料としてGeが注目されているが，そのプロセス技術は未熟であり，ドーパント不純物の低い固溶度・高い拡散係数などが接合形成の課題である．Geの場合，浅接合形成のために重イオン注入によるプレアモルファス化を行うと，Ge表面の揮発性酸化物の反応性脱離によって顕著な表面荒れが生じてしまうが（(a) Sb注入），SiO2キャップ層（(b)）やXeイオンによるプレアモルファス化（(c)）によってそれが抑制できることを見出した8（2006年）．

[研究業績（Publications）] / [HOME]

━　資料　━

「ナノメータースケールMOSFETの研究」/芝原健太郎撮影
浅接合（赤色部分)
/Ge基板/high-k膜
Moのゲート電極の電子顕微鏡写真（トランジスタの一部をつくったところ）
「メタルゲートGeトランジスタの研究」より/芝原健太郎撮影

資料：2008年以降の研究紹介（芝原健太郎による）── 広島大学RNBS年報より　※いずれも文中の図は許諾を得次第、掲載予定です。
　
「ナノメータスケールMOSFETの研究」（RNBS年報2008-2009 p27)
Nano-meter scale MOSFETs
「Geへの極浅接合形成へのチャレンジ」　（図はこちらRNBS年報2008-2009 p50)
Challenge to ultra-shallow-junction formation in Ge
「イオン注入によるGeのアモルファス化臨界ドーズ」　(図はこちらRNBS年報2009-2010 p41)
Critical dose for amorphization of Ge by ion implantation

[研究業績] / [Publications] / [プロフィール ] /[Profile]/ [研究業績紹介（SiC）] / [学術・産業界における活動] /[Service] /[受賞] /[Awards] /[出版（『タウア・ニン最新VLSIの基礎』監訳）] / [”タウア・ニン”監訳エピソード] /[HOME]

資料：「集積システム講座『ナノデバイス工学』」（芝原による学生向け研究紹介）ー広島大学大学院先端物質科学研究科パンフレット（2010年）より

　現代社会は、少しずつ少しずつ変化をしています。日々の生活や社会の維持に欠かせない集積回路・半導体技術にも変化の波が訪れています。今後の変化を見据えながら半導体デバイスを進化させる研究を行っています。

メタルゲートGeトランジスタの研究

　集積回路に用いられているトランジスタではこれまでポリシリコンという材料をゲート電極に使用していました。しかし、これが消費電力増大の大きな原因となったため、メタル（金属）に置き換える研究にいち早く着手し多くの成果をあげてきました。図1はMoのゲート電極の電子顕微鏡写真です。4年生が作ったもので、70nmという細さです。やる気があれば、ナノデバイス・バイオ融合科学研究所の優れた設備を活かして最先端の研究が行えます。この写真はまだ、トランジスタのごく一部を作っただけです。図2は最近のトランジスタの断面構造の模式図です。ウイルスの大きさがおおよそ100nmですので、同じくらいの大きさの中にこのような複雑な構造を作りあげるのは大変なことで、製造工程の条件が少し変わっただけでもトランジスタの特性が大きく変わったりします。このため、できあがった構造の変化の様子を調べる研究も行っています。また、よりエネルギー消費を少なくするために、基板をSiからGeに置き換える研究も行っています。GeはバンドギャップがSiよりも小さく、低電圧動作に適しているため消費電力の削減が可能です。

極浅接合形成の研究

　図2の赤い浅接合という部分はトランジスタの電流の出入り口で、この部分は半導体に微量の不純物を加えて作ります。最近のトランジスタでは10nmから20nmという非常に浅い部分にだけ不純物を入れるため、浅接合あるいは極浅接合と呼ばれます。浅接合もやはり、少しの製造条件の違いでその深さが大きく変わってしまいます。浅すぎても、深すぎても期待したトランジスタの性能が得られません。しかし、接合の深さを測定することは容易ではありません。なぜなら、断面写真を撮っても写らないからです。ナノデバイス・バイオ融合科学研究所には接合や不純物の分布を評価するための機器がたくさん整備されています。皆さんのやる気次第で、世界に先駆ける研究を行うことは十分可能です。

メッセージ

　世の中変遷にはめまぐるしいものがありますが、半導体デバイス・集積回路が社会を支える太い幹であることに変わりはないでしょう。この分野で一緒にがんばってみませんか。

  1. MOSFET断面写真：斜め注入Sb極浅接合によるゲートオーバーラップ調整を用いた高電流駆動力MOSFETの断面TEM写真（Top photo: XTEM photograph of high current drivability MOSFET with gate overlap length adjustment by tilt-implanted Sb ultra-shallow junctions） ↩︎
  2.  【出典】K. Iwamoto, W. Mizubayashi, M. Koh, H. Murakami, T. Ono, M. Tsuno, T. Mihara, K. Shibahara, S. Yokoyama, S. Miyazaki, M. Miura-Mattausch, and M. Hirose, “Threshold voltage fluctuation induced by direct tunnel leakage current through 1.2-2.8 nm thick gate oxides for scaled MOSFETs”, Tech. Dig. International Electron Devices Meeting (IEDM 1998), pp. 923-926, 1998. [DOI: 10.1109/IEDM.1998.746504]
    【関連文献】M. Koh, W. Mizubayashi, K. Iwamoto, H. Murakami, T. Ono, M. Tsuno, T. Mihara, K. Shibahara, S. Yokoyama, S. Miyazaki, M. Miura-Mattausch, and M. Hirose, “Limit of gate oxide thickness scaling in MOSFETs due to apparent threshold voltage fluctuation induced by tunnel leakage current”, Tech. Dig. International Electron Devices Meeting (IEDM 1998), pp. 919-922, 1998. [DOI: 10.1109/IEDM.1998.746503] ↩︎
  3. 【出典】M. Tsuno, M. Tanaka, M. Koh, K. Iwamoto, H. Murakami, K. Shibahara, and M. Mattausch, “Suppression of reverse-short-channel effect in sub-0.1 m n-MOSFETs with Sb S/D implantation”, Electron. Lett., Vol. 35, No. 6, pp. 508-509, 1999.
    【関連文献】K. Shibahara, K. Egusa, and K. Kamesaki, “Improvement in sheet resistance of Sb-doped ultra shallow junction by dopant pileup reduction at the /Si interface”, Ext. Abstr. of the Int. Conf. on Solid State Devices and Materials (SSDM’99), pp. 514-515, 1999. [DOI: 10.7567/SSDM.1999.B-15-1]
    【関連文献】K. Shibahara, “Ultra-shallow junction formation with antimony implantation”, IEICE Trans. Electron., Vol. E85-C, No. 5, pp. 1091-1097, 2002 (Invited). [DOI: 10.1587/e85-c_5_1091] ↩︎
  4. 【出典】N. Maeda, D. Onimatsu, Y. Ishikawa, and K. Shibahara, “Gate-extension overlap control by Sb tilt implantation”, Proc. of the 2nd Int. Semiconductor Tech. Conf. (ISTC2002), Vol. 2002-17, pp. 165-171, 2002.
    【関連文献】K. Shibahara and N. Maeda, “Gate-Extension Overlap Control by Sb Tilt Implantation”, IEICE Transactions on Electronics, Vol. E90-C, No. 5, pp. 973-977, 2007. [DOI: 10.1093/ietele/e90-c.5.973] ↩︎
  5. 【出典】M. Hino, T. Amada, N. Maeda, and K. Shibahara, “Influence of nitrogen profile on metal workfunction in Mo//Si MOS structure”, Ext. Abst. Int. Conf. on Solid State Devices and Materials (SSDM’03), pp. 494-495, 2003.
    【関連文献】M. Hino, T. Amada, N. Maeda, and K. Shibahara, “Control of Mo Work Function by Solid-Phase Diffusion of Nitrogen”, Japanese Journal of Applied Physics, Vol. 45, No. 4B, pp. 2925-2928, 2006. [DOI: 10.1143/JJAP.45.2925] ↩︎
  6. 【出典】K. Sano, M. Hino, N. Ooishi, and K. Shibahara, “Workfunction tuning using various impurities for fully silicided NiSi gate”, Ext. Abst. Int. Conf. on Solid State Devices and Materials (SSDM’04), pp. 456-457, 2004. [DOI: 10.7567/SSDM.2004.p3-6]
    【関連文献】K. Sano, M. Hino, and K. Shibahara, “Workfunction Tuning for Single-Metal Dual-Gate CMOS with Mo and NiSi Electrodes”, IEICE Transactions on Electronics, Vol. E88-C, No. 4, pp. 581-587, 2005. ↩︎
  7. T【出典】. Hosoi, K. Sano, K. Hosawa, and K. Shibahara, “Si pd2Si fully-silicided gate: kinetics of silicide formation and workfunction tuning”, Ext. Abst. Int. Conf. on Solid State Devices and Materials (SSDM’06), pp. 218-219, 2006. [DOI: 10.7567/SSDM.2006.j-2-2]
    【関連文献】T. Hosoi, K. Sano, K. Hosawa, and K. Shibahara, “Formation kinetics and workfunction tuning of Si fully silicided metal gates”, Jpn. J. Appl. Phys., Vol. 46, No. 4B, pp. 1929-1933, 2007. [DOI: 10.1143/JJAP.46.1929] ↩︎
  8. 【出典】T. Fukunaga, K. Hosawa, T. Hosoi, and K. Shibahara, “Xe Preamorphization Implantation for Transient Enhanced Diffusion Suppression of As in Ge Substrate”, Extended Abstracts of the International Conference on Solid State Devices and Materials (SSDM’06), pp. 452-453, 2006. ↩︎