MENU
半導体研究者の業績紹介サイト | 芝原　健太郎 (Kentaro Shibahara)site
  1. ホーム
  2. 研究業績（Publications）

研究業績（Publications）

English
Japanese

学術雑誌論文
1984 | 1985 | 1986 | 1987 |1988 | (京都大学）
1989 | 1992 | 1993 | (京都大学/ NEC)
1996 | 1997 | 1998 | 1999 |2000 | 2001 | 2002 | 2003 | 2005 | 2006 | 2007 | 2008 | 2009 | 2010 | 2011 | (広島大学)

国際学会プロシーディングス
1984｜1986 | 1987 | 1988 | 1989 | (京都大学）
1989 | 1990 | 1992 | 1994 | 1995 | (NEC)
1995 | 1996 | 1997 | 1998 | 1999 | 2001 | 2002 | 2003 | 2004 | 2005 | 2006 | 2007 | 2008 | 2009 | 2010 | 2011 | (広島大学)

日本語掲載誌
その他 (巻頭言・商業誌記事他）
特　許 （米国・国内）

学術雑誌論文（Journal Papers）

1984-1989 (京都大学）

—-1984-

  1. K. Shibahara, S. Nishino, and H. Matsunami, “Metal-oxide-semiconductor characteristics of chemical vapor-deposited cubic-SiC”, Jpn. J. Appl. Phys., 23 (1984) L862-L864.[DOI: 10.1143/JJAP.23.L862]

    -1985–
  2. S. Dohmae, K. Shibahara, S. Nishino, and H. Matsunami, “Plasma-etching of CVD grown cubic SiC single crystals”, Jpn. J. Appl. Phys., 24 (1985) L873-L875. [DOI: 10.1143/JJAP.24.L873]

    -1986-
  3. [Selected] K. Shibahara, T. Saito, S. Nishino, and H. Matsunami, “Fabrication of inversion-type n-channel MOSFETs using cubic SiC on Si(100)”, IEEE Electron Device Lett.,7 (1986) 692-693.[DOI: 10.1109/EDL.1986.26522]
  4. K. Shibahara, S. Nishino, and H. Matsunami, “Surface-morphology of cubic SiC(100) grown on Si(100) by chemical vapor deposition”, J. Crystal Growth 78 (1986) 538-544. 　[DOI: 10.1016/0022-0248(86)90158-2]

    -1987-
  5. [Selected] K. Shibahara, S. Nishino, and H. Matsunami, “Antiphase-domain-free growth of cubic SiC on Si(100)”, Appl. Phys. Lett., 50 (1987) 1888-1890.　[DOI: 10.1063/1.97676]
  6. K. Shibahara, N. Kuroda, S. Nishino, and H. Matsunami, “Fabrication of p-n-junction diodes using homoepitaxially grown 6H-SiC at low temperature by chemical vapor-deposition”, Jpn. J. Appl. Phys., 26 (1987) L1815-L1817.  [DOI:10.1143/JJAP.26.L1815]

    -1988-
  7. M. Iwami, M. Kusaka, M. Hirai, H. Nakamura, K. Shibahara, and H. Matsunami, “A New application of soft-X-ray spectroscopy to a non-destructive analysis of a film substrate contact system – Carbonized-layer (ultra-thin-film) Si(100)”, Surf. Sci., 199 (1988) 467-475. [DOI:10.1016/0039-6028(88)90915-6]
  8. M. Iwami, M. Kusaka, M. Hirai, H. Nakamura, T. Koshikawa, K. Shibahara, and H. Matsunami, “Compositional analysis of semiconductor heterojunctions – Structure of SiC (thin buffer layer)/SI(100) system”, Nucl. Instr. and Meth. B, 33 (1988) 615-618.　 [DOI:10.1016/0168-583X(88)90643-X]

    1989-1993 (京都大学/NEC)

    -1989-
  9. K. Shibahara, T. Takeuchi, S. Nishino, and H. Matsunami, “Electrical–properties of undoped and ion-implanted cubic SiC grown on Si(100) by chemical vapor-deposition”, Jpn. J. Appl. Phys., 28 (1989) 1341-1347.　 [DOI: 10.1143/jjap.28.1341]
  10. H. Hida, Y. Tsukada, Y. Ogawa, H. Toyoshima, M. Fujii, K. Shibahara, M. Kohno, and T. Nozaki, “High-speed and large noise margin tolerance E/D logic gates with LDD structure DMTs fabricated using selective RIE technology”, IEEE Trans. Electron Devices,36 (1989) 2223-2230.  [DOI:10.1109/16.40903]

    -1992-
  11. A. Tanabe, T. Takeshima, H. Koike, Y. Aimoto, M. Takeda, T. Ishijima, N. Kasai, H. Hada, K. Shibahara, T. Kunio, T. Tanigawa, T. Saeki, M. Sakao, H. Miyamoto, H. Nozue, S. Ohya, T.Murotani, K. Koyama, and T. Okuda, “A 30-ns 64-Mb DRAM with built-in self-test and self-repair function”, IEEE J. Solid-State Circuits, 27 (1992) 1525-1533. [DOI:10.1109/4.165331]

    -1993-
  12. T. Sugibayashi, T. Takeshima, I. Naritake, T. Matano, H. Takada, Y. Aimoto, K. Furuta, M. Fujita, T. Saeki, H. Sugawara, T. Murotani, N. Kasai, K. Nakajima, H. Hada, T. Hamada, N. Aizaki, T. Kunio, E. Kakehashi, K. Masumori, K. Shibahara, and T. Tanigawa, “A 30-ns 256-Mb DRAM with a multidivided array structure”, IEEE J. Solid-State Circuits, 28 (1993) 1092-1098. [DOI: 10.1109/4.245587]
  13.  T. Sugibayashi, I. Naritake, S. Utsugi, K. Shibahara, R. Oikawa, H. Mori, S. Iwao, T. Murotani, K. Koyama, S. Fukuzawa, T. Itani, K. Kasama, T. Okuda, S. Ohya, and M. Ogawa, “A 1-Gb DRAM for file applications”, IEEE J. Solid-State Circuits, 30 (1995) 1277-1280. [DOI: 10.1109/ISSCC.1995.535545]

    1996-2012（広島大学）

    -1996-
  14. T. Doi, T. Namba, A. Uehara, M. Nagata, S. Miyazaki, K. Shibahara, S. Yokoyama, A. Iwata, T. Ae, and M. Hirose, “Optically interconnected Kohonen net for pattern recognition”, Jpn. J. Appl. Phys., 35 (1996) 1405-1409. [DOI:10.1143/JJAP.35.1405]
  15. T. Namba, A. Uehara, T. Doi, T. Nagata, Y. Kuroda, S. Miyazaki, K. Shibahara, S. Yokoyama, A.  Iwata, and M. Hirose, “High-efficiency micromirrors and branched optical waveguides on Si chips”, Jpn. J. Appl. Phys., 35 (1996) 941-945. [DOI:10.1143/JJAP.35.941]
  16. H. Goto, K. Shibahara, and S. Yokoyama, “Atomic layer controlled deposition of silicon nitride with self-limiting mechanism”, Appl. Phys. Lett., 68 (1996) 3257-3259. [DOI:10.1063/1.116566]

    -1997-
  17. S. Yokoyama, H. Goto, T. Miyamoto, N. Ikeda, and K. Shibahara, “Atomic layer controlled deposition of silicon nitride and in situ growth observation by infrared reflection absorption spectroscopy”, Appl. Surf. Sci., 112 (1997) 75-81.[DOI:10.1016/s0169-4332(96)01020-3]
  18. J. Maeda, Y. Sasaki, N. Dietz, K. Shibahara, S. Yokoyama, S. Miyazaki, and M. Hirose, “High-rate GaAs epitaxial lift-off technique for optoelectronic integrated circuits”, Jpn. J. Appl. Phys., 36 (1997) 1554-1557. [DOI:10.1143/JJAP.36.1554]

    -1998-
  19. H. Tobimatsu, Y. Inoue, T. Seto, K. Okuyama, T. Fujii,  K. Shibahara, S. Yokoyama, and M. Hirose, “Reduction of gaseous contamination by UV/photoelectron method”, IEEE Trans. Semicond. Manufact., 11 (1998) 9-12. [DOI: 10.1109/66.661281] 
  20. M. Tsuno, S. Yokoyama, and K. Shibahara, “A Study of electrical characteristics improvements in sub-0.1 μm gate length MOSFETs by low temperature operation”,IEICE Trans. Electron. E81-C (1998), 1913-1917.  [DOI: 10.1587/e81-c_12_1913]
  21. M. Tsuno, S. Yokoyama and K. Shibahara, “New Ar-plasma cleaning process for reduction of Al/TiSi2 contact resistance”, Jpn. J. Appl. Phys., 37 (1998) 5902-5905.　 [DOI:10.1143/JJAP.37.5902]

    -1999-
  22. M. Tsuno, M. Tanaka, M. Koh, K. Iwamoto, H. Murakami, K. Shibahara, and M. Mattausch, “Suppression of reverse-short-channel effect in sub-0.1 μm n-MOSFETs with Sb S/D implantation”, Electron. Lett., 35 (1999) 508-509. [DOI:10.1049/el:19990325]
  23. M. Koh, K. Egusa, H. Furumoto, T. Shirakata, E. Seo, K. Shibahara, S. Yokoyama, and M. Hirose, “Quantitative evaluation of dopant loss in 5-10 keV As ion implantation for low-resistive, ultrashallow source/drain formation”, Jpn. J. Appl. Phys., 38 (1999) 2324-2328. [DOI:10.1143/JJAP.38.2324]
  24. Y. Sasaki, T. Katayama, T. Koishi, K. Shibahara, S. Yokoyama, S. Miyazaki, and M. Hirose, “High-speed GaAs epitaxial lift-off and bonding with high alignment accuracy using a sapphire plate”,  J. Electrochem. Soc., 146 (1999) 710-712.[DOI:10.1149/1.1391668]
  25. T. Hatano, A. Nomura, M. Yoshida, A. Nakajima, K. Shibahara, and S. Yokoyama, “Calculation of electrical properties of novel double-barrier metal oxide semiconductor transistors”, Jpn. J. Appl. Phys., 38 (1999) 399-402. [DOI:10.1143/JJAP.38.399]
  26. M. Tsuno, M. Suga, M. Tanaka, K. Shibahara, M. Miura-Mattausch, and M. Hirose, “Physically-based threshold voltage determination for MOSFET’s of all gate lengths”, IEEE Trans. Electron Devices, 46 (1999) 1381–1387. [DOI:10.1109/16.772487] 
  27. Y. Aoki, N. Kawakami, K. Shibahara, S. Yokoyama, “Evaluation of stress induced defects due to recessed LOCOS process”, J. Korean Phys., Soc. 35. Suppl. (1999), pp. S76-S79. 

    -2000-
  28. K. Shibahara, K. Egusa, K. Kamesaki, and H. Furumoto, “Improvement in antimony-doped ultra shallow junction sheet resistance by dopant pileup reduction at the SiO2 /Si interface”, Jpn. J. Appl. Phys., 39 (2000) 2194-2197.  [DOI:10.1143/JJAP.39.2194]
  29. M. Hirose, M. Koh, W. Mizubayashi, H. Murakami, K. Shibahara, and S. Miyazaki, “Fundamental limit of gate oxide thickness scaling in advanced MOSFETs”, Semiconductor Sci. & Technol. 15 (2000) 485-490.　[DOI:10.1088/0268-1242/15/5/308]
  30. M. Hirose, W. Mizubayashi, Khairurrijal, M. Ikeda, H. Murakami, A. Kohno, K. Shibahara, and S. Miyazaki, “Ultrathin gate dielectrics for silicon nanodevices”,  Superlattices & Microstructures, 27 (2000) 383-393.　[DOI: 10.1006/spmi.2000.0861]

    -2001-
  31. [Selected] M. Koh, W. Mizubayashi, K. Iwamoto, H. Murakami, T. Ono, M. Tsuno, T. Mihara, K. Shibahara, S. Miyazaki, and M. Hirose, “Limit of gate oxide thickness scaling in MOSFETs due to apparent threshold voltage fluctuation induced by tunnel leakage current”, IEEE Trans. Electron Devices, 48 (2001) 259-264.　[DOI:10.1109/16.902724] 

    -2002-
  32. [Selected] K. Shibahara, “Ultra-shallow junction formation with antimony implantation”, IEICE Trans. Electron., E85-C (2002) 1091-1097 (Invited). [DOI:10.1587/e85-c_5_1091]
  33. D. Notsu, N. Ikeuchi, Y. Aoki, N. Kawakami, and K. Shibahara, “Fabrication of 100 nm width fine active-region using LOCOS isolation”, IEICE Trans. Electronics, E85-C (2002) 1119-1123. [DOI:10.1587/e85-c_5_1119]
  34. K. Shibahara, D. Onimatsu, Y. Ishikawa, T. Oda, and T. Kikkawa, “Copper drift in low dielectric constant insulator films caused by O2+ primary ion beam”, Appl. Surf. Sci., 203-204 (2002) 387-390. [DOI:10.1016/S0169-4332(02)00682-7]

    -2003-
  35. K. Imai, S. Shishiguchi, K. Shibahara and S. Yokoyama, “Phosphorus-assisted low-energy arsenic implantation technology for n-channel metal-oxide-semiconductor field-effect transistor source/drain formation process”, Jpn. J. Appl. Phys., 42 (2003) 2654-2659.[DOI:10.1143/JJAP.42.2654]
  36. S. Nakamura, M. Itano, H. Aoyama, K. Shibahara, S. Yokoyama and M. Hirose, “Comparative studies of perfluorocarbon alternative gas plasmas for contact hole etch”, Jpn. J. Appl. Phys.,  42 (2003) 5759-5764. [DOI:10.1143/jjap.42.5759]
  37. Q. Khosru, S. Yokoyama, A. Nakajima, K. Shibahara, T. Kikkawa, H. Sunami, and T. Yoshino, “Organic contamination dependence of process-induced interface trap generation in ultrathin oxide metal oxide semiconductor transistors”, Jpn. J. Appl. Phys., 42 (2003) L1429-L1432. [DOI:10.1143/jjap.42.l1429]

    -2005-
  38. A. Matsuno, E. Takii, T. Eto, K. Kurobe, and K. Shibahara, “Merits and demerits of light absorbers for ultra shallow junction formation by green laser annealing”, Nucl. Instr. and Meth. B, 237 (2005) 136-141. [DOI: 10.1016/j.nimb.2005.04.088]
  39. K. Kobayashi, T. Eto, K. Okuyama, K. Shibahara, and H. Sunami, “Application of Arsenic Plasma Doping in Three-Dimensional MOS Transistors and the Doping Profile Evaluation”, Jpn. J. Appl. Phys., 44 (2005) 2273-2278. [DOI: 10.1143/JJAP.44.2273]
  40. T. Eto and K. Shibahara, “Accuracy of SIMS depth profiling for sub-keV As+ implantation”, Jpn. J. Appl. Phys., 44 (2005) 2433-2436. [DOI: 10.1143/JJAP.44.2433]
  41. E. Takii, T. Eto, K. Kurobe, and K. Shibahara, “Ultra shallow junction formation by green-laser annealing with light absorber”, Jpn. J. Appl. Phys., 44 (2005) L756-L759. [DOI: 10.1143/JJAP.44.L756]
  42. K. Sano, M. Hino, N. Ooishi, and K. Shibahara, “Workfunction tuning using various impurities for fully silicided NiSi”, Jpn. J. Appl. Phys., 44 (2005) 3774-3777. [DOI: 10.1143/JJAP.44.3774]
  43. T. Tanaka, S. Watanabe, K. Shibahara, S. Yokoyama and T. Takagi, “Plasma-based ion implantation sterilization technique and ion energy estimation”, J. Vac. Sci. Technol. A, 23 (2005) 1018-1021. [DOI: 10.1116/1.1943468]
  44. K. Kurobe, Y. Ishikawa and K. Shibahara, “Sheet resistance reduction and crystallinity improvement in ultrashallow n+/p junctions by heat-assisted excimer laser annealing”, Jpn. J. Appl. Phys., 44 (2005) 8391-8395. [DOI:10.1143/JJAP.44.8391]

    -2006-
  45. [Selected] K. Shibahara, T. Eto, and K. Kurobe, “Merits of heat-assist for melt laser annealing”, IEEE Trans. Electron Devices, 53 (2006) 1059-1064. [DOI:10.1109/TED.2006.871870]
  46. A. Matsuno and K. Shibahara, “Effect of Pulse Duration on Formation of Ultrashallow Junction by Excimer Laser Annealing”, Jpn. J. Appl. Phys., 45 (2006) 8537-8541. [DOI: 10.1143/JJAP.45.8537]

    -2007-
  47. T. Hosoi, K. Sano, K. Hosawa, and K. Shibahara, “Formation kinetics and workfunction tuning of Pd2Si fully silicided metal gates”, Jpn. J. Appl. Phys., 46 (2007) 1929-1933.[DOI:10.1143/JJAP.46.1929]
  48. [Selected] K. Shibahara, and N. Maeda, “Gate-extension overlap control by Sb tilt implantation”, IEICE Trans. Electron., E90-C (2007) 973-977. [DOI:10.1093/ietele/e90-c.5.973]

    -2008-
  49. T. Yamashita, Y. Nishida, T. Okagaki, Y. Miyagawa, J. Yugami, H. Oda, Y. Inoue, and K. Shibahara, “ Stress from discontinuous SiN liner for fully silicided gate process”, Jpn. J. Appl. Phys., 47 (2008) 2569-2574. [DOI:10.1143/JJAP.47.2569]
  50. T. Hosoi, K. Sano, A. Ohta, K. Makihara, H. Kaku, S. Miyazaki, and K. Shibahara, “ Interface properties and effective work function of Sb-predoped fully silicided NiSi gate”, Surf. Interface Anal., 40 (2008) 1126-1130. [DOI:10.1002/sia.2827]
  51. [Selected]T. Yamashita, Y. Nishida, K. Eikyu, H. Oda, Y. Inoue, and K. Shibahara, “ Threshold Voltage Modulation Using N 2 + Implantation Into Substrate for Ni Fully Silicided Gate/High-k NMOS ”, IEEE Electron Device Lett., 29 (2008) 1163-1166.　[DOI:10.1109/LED.2008.2004416]

    -2009-
  52. T. Hosoi, A. Ohta, S. Miyazaki, H. Shiraishi, and K. Shibahara, “Photoemission study of fully silicided Pd2Si gates with interface modification induced by dopants”, Appl. Phys. Lett., 94 (2009) 192102 (3 pages).[DOI:10.1063/1.3133337]

    -2010-
  53. M. Terai, T. Hase, K. Shibahara, H. Watanabe, “Effects of Si/Ni composition ratio of NixSiy gate electrode and Hf/Si composition ratio of Hf-based high-k insulator on threshold voltage controllability and mobility of metal-oxide-semiconductor field-effect transistors”, Jpn. J. Appl. Phys., 49 (2010) 036504 (7 pages). [DOI:10.1143/JJAP.49.036504]
  54. Y. Nishida, K. Eikyu, A.Shimizu, T. Yamashita, H. Oda, Y. Inoue, and K. Shibahara, “Temperature coefficient of threshold voltage in high-k metal gate transistors with various TiN and capping layer thicknesses”, Jpn. J. Appl. Phys., 49 (2010) 04DC03 (5 pages).　[DOI:10.1143/JJAP.49.04DC03]

    -2011-
  55. Y. Kawasaki and K. Shibahara, “Effects of B18Hx+ and B18Hx dimer ion implantations on crystallinity and retained B dose in silicon”, J. Vac. Sci. Technol. A, 30 (2012) 011601 (5 pages). [DOI:10.1116/1.3655892]

国際学会プロシーディングス （International Conference Proceedings）

1984-1989 (京都大学）

—-1984-

  1. S. Nishino, K. Shibahara, S. Dohmae and H. Matsunami, “Production of Single Crystalline Cubic-SiC with 2-inch Diameter by CVD and Characteristics of MOS Diodes”, Late News Abstracts of the 16th International Conference on Solid State Devices and Materials (SSDM 1984), Kobe, pp. 8–9, 1984. [DOI: 10.7567/SSDM.1984.LD-1-4]

    -1986-
  2. K. Shibahara, T. Saito, S. Nishino, and H. Matsunami, “Inversion-type N-channel MOSFET Using Antiphase-domain Free Cubic-SiC Grown on Si(100)”, Extended Abstracts of the 18th International Conference on Solid State Devices and Materials (SSDM 1986), Tokyo, pp. 717–718, 1986.

    -1987-
  3. [Selected]N. Kuroda, K. Shibahara, W. Yoo, S. Nishino, and H. Matsunami, “Step-Controlled VPE Growth of SiC Single Crystals at Low Temperatures”, Ext. Abst. 19th Conf. Solid State Devices and Materials (SSDM 1987), pp. 227-230. (SSDM Award) [DOI:10.7567/SSDM.1987.C-4-2]
  4. K. Shibahara, S. Nishino and H. Matsunami, “Heteroepitaxial growth of antiphase-boundary-free cubic SiC(100) single crystals on Si(100)”, Proc. Mat. Res. Soc., 97 (1987) 183–188. [DOI:10.1557/PROC-97-183]
  5. K. Shibahara, T. Takeuchi, T. Saitoh, S. Nishino and H. Matsunami, “Inversion-type MOS field effect transistors using CVD grown cubic SiC on Si”, Proc. Mat. Res. Soc., 97 (1987) 247-252.　 [DOI: 10.1557/proc-97-247]

    1988-1995 (NEC)

    -1988-
  6. H. Hida, Y. Tsukada, Y. Ogawa, H. Toyoshima, M. Fujii, K. Shibahara, M. Kohno, T. Nozaki, “Novel self-aligned gate process technology for i-AlGaAs/n-GaAs doped-channel hetero-MISFET(DMT) LSIs based on E/D logic gates,” Technical Digest. International Electron Devices Meeting (IEDM), 1988, pp. 688-691, [DOI:10.1109/IEDM.1988.32906]

    -1989-
  7. M. Fujii, H. Hida, Y. Tsukada, Y. Ogawa, M. Kohno, K. Shibahara, H. Toyoshima, K. Shimizu, T. Misaki, “High speed and low power consumption DMT integrated circuits based on direct-coupled FET logic circuits,” Technical Digest. International Electron Devices Meeting (IEDM), 1989, pp. 113-116, [DOI:10.1109/IEDM.1989.74240]
  8. H. Matsunami, K. Shibahara, N. Kuroda, W. Yoo, and S. Nishino, “VPE Growth of SiC on Step-Controlled Substrates,” in Amorphous and Crystalline Silicon Carbide and Related Materials, Springer Proceedings in Physics, Vol. 34 (1989), pp. 34–39. [DOI: 10.1007/978-3-642-93406-3_3]

    -1990-
  9. K. Shibahara, Y. Ogawa, H. Toyoshima, H. Hida, T. Maeda, and K. Ohata, “Low-temperature buffer introduction into self-aligned refractory-metal gate DMTs”, IOP Conf. Ser., 112 (1990) 257-262.

    -1992-
  10. [Selected] K. Shibahara, Y. Fujimoto, M. Hamada, S. Iwao, K. Tokashiki, and T. Kunio, “Trench isolation with ∇-shaped buried oxide for 256 Mega-bit DRAMs”, 1992 International Electron Devices Meeting (IEDM), pp. 275-278, 1992. [DOI: 10.1109/IEDM.1992.307359 ]
  11. H. Koike, A. Tanabe, T. Takeshima, Y. Aimoto, M. Takada, T. Ishijima, N. Kasai, H. Hada, K. Shibahara, T. Kunio, T. Tanigawa, T. Saeki, M. Sakao, H. Miyamoto, H. Nozue, S. Ohya, T. Murotani, K. Koyama, and T. Okuda, “A 30-ns 64-Mb DRAM with built-in self-test and repair function”, Digest of Technical Papers, 1992 IEEE International Solid-State Circuits Conference (ISSCC 1992), pp. 150-151, 1992. [DOI:10.1109/ISSCC.1992.200456] .

    -1994-
  12. K. Shibahara, H. Mori, S. Ohnishi, R. Oikawa, K. Nakajima, Y. Kojima, H. Yamashita, K. Itoh, S. Kamiyama, H. Watanabe, T. Hamada, and K. Koyama, “1G DRAM cell with diagonal bit-line (DBL) configuration and edge operation MOS (EOS) FET”, Tech. Dig. 1994 International Electron Devices Meeting (IEDM 1994), pp. 639–642. [DOI:10.1109/IEDM.1994.383329]
  13. P.-Y. Lesaicherre, S. Yamamichi, H. Yamaguchi, K. Takemura, H. Watanabe, K. Tokashiki, K. Satoh, T. Sakuma, M. Yoshida, S. Ohnishi, K. Nakajima, K. Shibahara, Y. Miyasaka, and H. Ono, “A Gbit-scale DRAM stacked capacitor technology with ECR MOCVD SrTiO3 and RIE patterned RuO2/TiN storage nodes”, Technical Digest of International Electron Devices Meeting (IEDM 1994), pp. 731-733. [DOI:10.1109/IEDM.1994.383296]

    1995-2000（広島大学）

    -1995-
  14. T. Sugibayashi, I. Naritake, S. Utsugi, K. Shibahara, R. Oikawa, H. Mori, S. Iwao, T. Murotani, K. Koyama, S. Fukuzawa, T. Itani, K. Kasama, T. Okuda, S. Ohya, and M. Ogawa, “A 1Gb DRAM for File Applications”, IEEE International Solid-State Circuits Conference (ISSCC 1995), Digest of Technical Papers, pp. 254-255, 1995. .
  15. T. Namba, A. Uehara, T. Doi, T. Nagata, Y. Kuroda, S. Miyazaki, K. Shibahara, S. Yokoyama, A. Iwata and M. Hirose, “High-Efficiency Micromirrors and Branched Optical Waveguides on Si Chips”, Extended Abstracts of the 1995 International Conference on Solid State Devices and Materials (SSDM 1995, Osaka, Japan, August 21–24, 1995), C-5-2, pp. 830–832. [DOI: 10.7567/SSDM.1995.C-5-2].
  16. T. Doi, T. Namba, A. Uehara, M. Nagata, S. Miyazaki, K. Shibahara, S. Yokoyama, A. Iwata, T. Ae and M. Hirose, “Optically Interconnected Kohonen Net for Pattern Recognition”, Extended Abstracts of the 1995 International Conference on Solid State Devices and Materials (SSDM 1995, Osaka, Japan, August 21–24, 1995), LB-L7, pp. 1075–1076..

    -1996-
  17. [Selected]K. Shibahara, N. Mifuji, K. Kawabata, T. Kugimiya, H. Furumoto, M. Tsuno, S. Yokoyama, M. Nagata, S. Miyazaki, and M. Hirose, “Low Resistive Ultra Shallow Junction for Sub 0.1μm MOSFETs Formed by Sb Implantation”, International Electron Devices Meeting (IEDM) , San Francisco 1996., pp.579 – 582. [DOI:10.1109/IEDM.1996.554050]
  18. J. Maeda, Y. Sasaki, K. Shibahara, S. Yokoyama, S. Miyazaki, and M. Hirose, “High-Rate GaAs Epitaxial Lift-Off Technique for Optoelectronic Integrated Circuits”, Ext. Abst. 28th Conf. Solid State Devices and Materials (SSDM 1996), pp. 383-385. [DOI:10.7567/SSDM.1996.D-4-3]

    -1997-
  19. K. Shibahara, S. Yokoyama, H. Tobimatsu, W. Mizubayashi, M. Hirose, and T. Fujii, “ Reliability evaluation of ultrathin gate oxides grown on Si wafers stored in clean stocker with a UV/photoelectron source”, Proc. 1997 IEEE Int. Symp. on Semiconductor Manufacturing (ISSM 1997), (San Francisco, Oct. 6-8) pp. F5-F8. [DOI:10.1109/ISSM.1997.664596]

    -1998-
  20. M. Koh, K. Iwamoto, W. Mizubayashi, H. Murakami, T. Ono, M. Tsuno, T. Mihara, K. Shibahara, S. Yokoyama, S. Miyazaki, M. Miura-Mattausch, and M. Hirose, “Threshold voltage fluctuation induced by direct tunnel leakage current through 1.2-2.8 nm thick gate oxides for scaled MOSFETs”, Tech. Dig. International Electron Devices Meeting (IEDM 1998), pp. 919-922, 1998. [DOI: 10.1109/IEDM.1998.746504]
  21. M. Koh, K. Egusa, H. Furumoto, K. Shibahara, S. Yokoyama and M. Hirose, “Quantitative evaluation of dopant loss in low energy As implantation for low-resistive, ultra shallow source/drain formation”, Extend. Abst. of the Int. Conf. on Solid State Devices and Materials (SSDM’98), pp. 18-19. [DOI: 10.7567/SSDM.1998.A-1-6]
  22. K. Shibahara, H. Furumoto, K. Egusa, M. Koh and S. Yokoyama, “Dopant loss origins of low energy implanted arsenic and antimony for ultra shallow junction formation”, Mat. Res. Soc. Symp. Proc., 532 (1998), pp. 23-28.  [DOI:10.1557/proc-532-23]
  23. K. Egusa and K. Shibahara, “Influence of high dose low energy ion implantation on dopant depth profile”, Proceedings of the 1998 International Conference on Ion Implantation Technology (IIT ’98), 2, 1998, pp. 724-727. [DOI:10.1109/IIT.1998.813769]
  24. M. Tsuno, K. Shibahara, M. Miura-Mattausch, M. Hirose, M. Suga, and M. Tanaka, “Reliable threshold voltage determination for sub-0.1 μm gate length MOSFETs”, Proceedings of 1998 Asia and South Pacific Design Automation Conference (ASP-DAC ’98), (1998) pp. 111-116.

    -1999-
  25. K. Shibahara, K. Kamesaki, and K. iEgusa, “Improvement in sheet resistance of Sb-doped ultra shallow junction by dopant pileup reduction at the SiO2/Si interface”, Extend. Abst. of the Int. Conf. on Solid State Devices and Materials (SSDM’99), pp. 514-515. [DOI: 10.7567/SSDM.1999.B-15-1]

    -2001-
  26. K. Shibahara, “Doping issues for sub-100 nm MOSFETs”, Proc. of 2001 Korea-Japan Joint Workshop on Advanced Semiconductor Processes and Equipments (ASPE2001), pp. 160-164, 2001.
  27. D. Onimatsu and K. Shibahara, “Influence of extension formation process of indium halo profile”, Extend. Abst. of the Int. Conf. on Solid State Devices and Materials (SSDM2001), pp. 184-185, 2001 [DOI:10.7567/SSDM.2001.A-5-4]
  28. K. Shibahara, Y. Ishikawa, D. Onimatsu, N. Maeda, A. Mineji, K. Kagawa, A. Matuno, and T. Nire, “Antimony behavior in laser annealing process for ultra shallow junction formation”, Extend. Abst. of the Int. Conf. on Solid State Devices and Materials (SSDM2001), pp. 236-237, 2001 [DOI:10.7567/SSDM.2001.LB-2-2]
  29. K. Shibahara, T. Oda, and T. Kikkawa, “Copper drift in low dielectric constant insulator films caused by O2+ primary ion beam”, Abst. 13th Int. Conf. on Secondary Ion Mass Spectrometry and Related Topics (SIMSXIII), p. 37, 2001.
  30. N. Kawakami, K. Egusa, and K. Shibahara, “Reduction of threshold voltage fluctuation of p-MOSFETs by antimony super steep retrograde well channel”, Extended Abstracts of the Second International Workshop on Junction Technology (IWJT 2001), 2001. [DOI:10.1109/IWJT.2001.993814] .

    -2002-
  31. T. Amada, N. Maeda, and K. Shibahara, “Degradation in a molybdenum-gate MOS structure caused by N+ ion implantation for work function control”, Mat. Res. Soc. Symp. Proc. 716 (2002) 299-314. [DOI:10.1557/PROC-716-B7.5]
  32. [Selected] N. Maeda, D. Onimatsu, Y. Ishikawa and K. Shibahara, “Gate-extension overlap control by Sb tilt implantation”, Proc. of the 2nd Int. Semiconductor Tech. Conf. (ISTC2002), 2002-17, pp. 165-171, 2002. 
  33. A. Matsuno, K. Kagawa, Y. Niwatsukino, T. Nire, and K. Shibahara, “Pulse duration effects on laser anneal shallow junction”, Proc. of the 2nd Int. Semiconductor Tech. Conf. (ISTC2002), Vol.2002-17, pp. 148-156, 2002.
  34. K. Kurobe, Y. Ishikawa, K. Kagawa, Y. Niwatsukino, A. Matsuno, and K. Shibahara, “Formation of low-resistive ultra-shallow n+/p junction by heat-assisted excimer laser annealing”, Int. Workshop on Junction Tech. (IWJT’02), pp. 35-36, 2002. [DOI: 10.1109/IWJT.2002.1225194]

    -2003-
  35. [Selected]  K. Shibahara, K. Kurobe, Y. Ishikawa, K. Kagawa, Y. Niwatsukino, and A. Matsuno, “KRF excimer laser annealing for ultra shallow junction formation: approach for irradiation energy density reduction”, Extend. Abst. 11th Int. Conf. on Adv. Thermal Processing of Semiconductors (RTP 2003), pp. 13-16, 2003.  [Invited]. [DOI: 10.1109/RTP.2003.1249119]
  36. K. Kurobe, Y. Ishikawa, K. Kagawa, Y. Niwatsukino, A. Matsuno, and K. Shibahara, “Defect density reduction and sheet resistance improvement by multi-pulse KrF-excimer-laser annealing”, Extend. Abst. Fabrication, Characterization, and Modeling of Ultra-Shallow Doping Profiles in Semiconductors (USJ 2003), pp. 98-103, 2003.
  37. K. Imai, S. Maruyama, T. Suzuki, T. Kudo, S. Miyake, M. Ikeda, T. Abe, S. Masuda, A. Tanabe, J.-W. Lee, K. Shibahara, S. Yokoyama and H. Ooka, “60-nm gate length SOI CMOS technology optimized for system-on-a-SOI-chip solution”, Proc. of the 203rd Meeting of Electrochemical Society, Silicon-on-insulator Technology and Devices XI, pp. 149-158, (2003).
  38. M. Hino, T. Amada, N. Maeda, and K. Shibahara, “Influence of nitrogen profile on metal workfunction in Mo/SiO2/Si MOS structure”, Ext. Abst. Int. Conf. on Solid State Devices and Materials (SSDM’03), pp. 494-495, 2003.
  39. M. Murakawa, K. Shibahara, Y. Oda, T. Higuchi, and K. Nishi, “Ultra-shallow boron profile fitting compensating for surface contamination by utilizing genetic algorithms”, Ext. Abst. Int. Conf. on Solid State Devices and Materials (SSDM’03), pp. 504-505, 2003. [DOI: 10.7567/SSDM.2003.P4-7]

    -2004-
  40. Masahiko Shibahara, Susumu Kotake, Takayoshi Inoue, Akira Matsuno, Kazuhiro Kagawa, and K. Shibahara, “Molecular dynamics simulation on excimer laser annealing process for ultra shallow junction formation”, The 1st Int. Symp. on Micro & Nano Technology, pp. VIII-1-02-1-VIII-1-02-5, 2004.
  41. T. Eto, and K. Shibahara, “Precise Depth Profiling of Sub-keV Implantated Arsenic”, Ext. Abst. 2004 Int. Conf. on Solid State Devices and Materials (SSDM’04), pp. P5-11, 2004. [DOI: 10.7567/SSDM.2004.P5-11]
  42. K. Sano, M. Hino, N. Ooishi, and K. Shibahara, “Workfunction tuning using various impurities for fully silicided NiSi gate”, Ext. Abst. Int. Conf. on Solid State Devices and Materials (SSDM’04), pp. 456-457, [DOI:10.7567/SSDM.2004.P3-6]
  43. K. Sano, M. Hino, and K. Shibahara, “Workfunction Tuning for Single-Metal Dual-Gate CMOS with Mo and NiSi Electrodes”, Ext. Abst. 2004 Int. Conf. on Solid State Devices and Materials (SSDM’04), pp. 454-455, 2004. [DOI: 10.7567/SSDM.2004.F-2-8]
  44. E. Takii, T. Eto, K. Kurobe, A. Matsuno, and K. Shibahara, “Merits and demerits of light absorber for ultra shallow junction formation by green laser annealing”, Int. Conf. on Ion Implantation Technology (IIT’04), p. 63, 2004.
  45. K. Shibahara, K. Kurobe and T. Eto, “Sub-20-nm junction formation by heat-assisted laser annealing”, Proceedings of 2004 Korea-Japan Joint Workshop on Advanced Semiconductor Processes and Equipments (ASPE 2004), pp. 162-165.

    -2005-
  46.   K. Shibahara, “Benefits of heat-assist for laser annealing”, Ext. Abst. of Int. Workshop on Junction Technology, (IWJT’05, Osaka, Jun. 6-7, 2005), pp. 53-54,(Invited). [DOI: 10.1109/IWJT.2005.203880]
  47. T. Hosoi, M. Hino, K. Sano, N. Ooishi, and K. Shibahara, “Molybdenum-gate MOSFET threshold voltage modification based on two-dimensional nitrogen distribution control in gate electrode”, Abstracts of MRS 2005 spring meeting, pp.191-192.
  48. K. Hosawa, K. Matsumoto, and K. Shibahara, “Anomalous doping profile in heavily doped Ge”, Extended Abstracts of Int. Workshop on Junction Technology, (IWJT’05 ,Osaka, Jun. 6-7, 2005), pp. 39-40.[DOI: 10.1109/IWJT.2005.203875]
  49. A. Matsuno, and K. Shibahara, “Function of phase switch layer for ultra shallow junction formation by green laser annealing”, Ext. Abst. Int. Conf. on Solid State Devices and Materials (SSDM’05, Kobe, Sep 13-15, 2005), pp.914-915.[DOI:10.7567/SSDM.2005.C-9-4]
  50. K. Shibahara, A. Matsuno, E. Takii, and T. Eto, “Green laser annealing with light absorber”, 13th IEEE International Conference on Advanced Thermal Processing of Semiconductors – RTP 2005 (Santa Barbara, Oct. 4-7) pp.101-104. [DOI: 10.1109/RTP.2005.1613689]
  51. K. Sano, T. Hosoi, and K. Shibahara, “Importance of heat-up ramp rate for palladiumsilicide fully-silicided-gate structure formation”, 13th IEEE International Conference on Advanced Thermal Processing of Semiconductors – RTP 2005 (Santa Barbara, Oct. 4-7) pp. 145-148. [DOI: 10.1109/RTP.2005.1613697] 
  52. T. Hosoi, K. Sano, M. Hino, A. Ohta, K. Makihara, H. Kaku, S. Miyazaki, and K. Shibahara, “Characterization of Sb-Doped Fully-Silicided NiSi/SiO₂/Si MOS Structure”, 2005 Int. Semiconductor Device Res. Symp. (ISDRS 2005), Bethesda, Maryland, USA, Dec. 7-9, 2005, pp. 244-245. [DOI: 10.1109/ISDRS.2005.1596075] 

    -2006-
  53. K. Shibahara, “Metal gate technology for 45nm and beyond”, Proceedings of 2006 Int. Symp.on VLSI Technology, Systems, and Applications (VLSI-TSA 2006, Hsinchu, Taiwan, Apr. 24-26, 2006) pp. 105-106, (Invited).　[DOI: 10.1109/VTSA.2006.251086]
  54. T. Hosoi, K. Sano, K. Hosawa, and K. Shibahara, “Pd2Si fully-silicided gate: kinetics of silicide formation and workfunction tuning”, Ext. Abst. Int. Conf. on Solid State Devices and Materials (SSDM’06, Yokohama, Sep. 13-15, 2006) pp. 218-219.　[DOI: 10.7567/ssdm.2006.j-2-2]
  55. A. Ohta, H. Yoshinaga, H. Murakami, D. Azuma, Y. Munetaka, S. Higashi, S. Miyazaki, T. Aoyama, K. Kosaka, and K. Shibahara, “Evaluation of chemical structures and work function of NiSi near the Interface between nickel silicide and SiO2”, Ext. Abst. Int. Conf. on Solid State Devices and Materials (SSDM’06, Yokohama, Sep. 13-15, 2006), pp. 216-217.
  56. K. Shibahara, A. Matsuno, M. Hino, and K. Kurobe, “ Mo Gate Deformation Induced by Laser Annealing Process”, Proc. 2006 Int. Symp. on VLSI Technology, Systems, and Applications (VLSI-TSA 2006), (Hsinchu, Taiwan, Apr. 24-26) pp. 50-51. [DOI: 10.1109/VTSA.2006.251062]
  57. T. Fukunaga, K. Hosawa, T. Hosoi, and K. Shibahara, “ Xe Preamorphization Implantation for Transient Enhanced Diffusion Suppression of As in Ge Substrate ”, Extended Abstracts of the 2006 International Conference on Solid State Devices and Materials (SSDM 2006), Yokohama, Japan, Sep. 12-15, 2006, pp. 200-201. [DOI: 10.7567/SSDM.2006.P-1-26]

    -2007-
  58. M. Tanaka, T. Hosoi and K. Shibahara, “Issues for Pd2Si and NiSi fully silicided gate formation”, Conf. Digest of The 2007 International Meeting for Future of Electron Devices, Kansai (2007 IMFEDK, Osaka, Japan, April 23-24, 2007) pp. 39-41.
  59. K. Shibahara, T. Eto and T. Fukunaga, “Dual-Pearson parameter extraction for In tilt implantation”, Ext. Abs. the 7th International Workshop on Junction Technology 2007 (IWJT’07, Kyoto, Japan, June 8-9, 2007) pp. 25-26. [IEEE Xplore]
  60. T. Yamashita, Y. Nishida, T. Okagaki, Y. Miyagawa, J. Yugami, H. Oda, Y. Inoue, and K. Shibahara, “Study of stress from discontinuous SiN liner for fully-silicided gate process”, Ext. Abst. of the 2007 Int. Conf. on Solid State Devices and Materials (SSDM’07, Tsukuba, Japan, Sep. 19-21, 2007) pp. 870-871.
  61. K. Shibahara, T. Eto and T. Fukunaga, “Universality of Pearson parameters extracted for In tilt implantation”, Proceedings of 2007 Korea-Japan Joint Workshop on Advanced Semiconductor Processes and Equipments, (ASPE’07, Oct. 4-6, 2007, Busan, Korea) pp. 215-217.
  62. T. Hosoi, K. Shibahara, M. Song, and K. Furuya, “In-situ TEM observation of silicide formation and dopant segregation in Ni fully silicided gates”, Proc. of Fifth Int. Symp. on Control of Semiconductor Interfaces (ISCSI-V, Tokyo, Japan, November 12-14, 2007) pp. 147-148. [Abstract]

    -2008-
  63. K. Shibahara, T. Fukunaga, and T. Hosoi, “Ge shallow junction formation with preamorphizing technique”, Proceedings of 2008 Korea-Japan Joint Workshop on Advanced Semiconductor Processes and Equipments, (ASPE’08, Oct. 9-11, 2008, Shikabe, Japan) pp. 163-166.

    -2009-
  64. Y. Nishida, K. Eikyu, A. Shimizu, T. Yamashita, H. Oda, Y. Inoue, and K. Shibahara, “ Temperature Coefficient of Threshold Voltage in Metal/High-k Gate Transistors with Various Thickness of TiN and Capping Layers”, Ext. Abst. of the 2009 Int. Conf. on Solid State Devices and Materials (SSDM2009, Sendai, Japan, Oct. 7-9, 2009), pp. 24-25.[DOI: 10.7567/SSDM.2009.A-2-2] 
  65. Y. Kawasaki, Y. Maruyama, H. Yoshimura, H. Miyatake, and K. Shibahara, “ Influence of amorphization depth on sheet resistance in shallow junction formation with B cluster implantation”, Proc. 9th International Workshop on Junction Technology (IWJT 2009), pp. 116-119. [DOI:10.1109/IWJT.2009.5166212] 
  66. K. Shibahara, K. Osada, “Anomalous Amorphization Resistance of Ge against 11B+ Implantation”, Ext. Abs. the 9th International Workshop on Junction Technology (IWJT2009, Kyoto, Japan, June 11-12, 2009), pp. 104-105. [DOI: 10.1109/IWJT.2009.5166230] 
  67. K. Osada, T. Fukunaga, and K. Shibahara, “Ge Shallow Junction Formation by As implantation and Flash Lamp Annealing”, Proc. 2009 Int. Symp. on VLSI Technology, Systems, and Applications (VLSI-TSA 2009), (Hsinchu, Taiwan, Apr. 27–29) pp. 15–16 [DOI: 10.1109/VTSA.2009.5159271]

    -2010-
  68. Y. Kawasaki, H. Yoshimura, K. Asai, and K. Shibahara, “Depth Profile and Retained Dose in SiO2/Si Structure for B18Hx+ Implantation”, Ext. Abst. 2010 Int. Conf. on Solid State Devices and Materials (SSDM 2010), pp. 193-194. [DOI: 10.7567/SSDM.2010.P-1-5] 

    -2011-
  69. T. Tabei, K. Shibahara, and S. Yokoyama, “ Band-to-Band Tunneling Transistor for Application to Bio Sensor”, Ext. Abst. 2011 Int. Conf. on Solid State Devices and Materials (SSDM 2011), pp. 939-940. [DOI:10.7567/SSDM.2011.P-11-4] 
  70. T. Ono, T. Tubono, K. Shibahara, K. Suzuki, and M. Nomura, “Dendritic Pd membranes for hydrogen separation”, Proc. of the 6th Joint China/Japan Chemical Engineering Symposium, 2011..

日本語誌掲載（Japanese Journals）

  1. 芝原 健太郎、西野 茂弘、松波 弘之「Si基板上へのSiCヘテロエピタキシャル成長」日本結晶成長学会誌, 13巻4号 (1986)1 226-232. [DOI: 10.19009/jjacg.13.4_226]
  2. 岩見 基弘、平井 正明、日下 征彦、中村 初夫、芝原 健太郎、松波 弘之「軟X線分光法 (SXS) の表面層・界面研究への新しい応用」応用物理, 57巻8号 (1988) 1202-1207. [DOI: 10.11470/oubutsu1932.57.1202]
  3. 岩見 基弘、 平井 正明、 日下 征彦、 中村 初夫、 芝原 健太郎、 松波 弘之「軟X線分光法による表面層非破壊分析」真空　32巻3号 (1989)　188-191. [DOI: 10.3131/jvsj.32.188]
  4. 横山 新、吉野 雄信、藤井 敏昭、芝原 健太郎、中嶋 安理、吉川 公麿、角南 英夫、Quazi D. M. Khosru「ウェハ保管環境のMOSデバイス特性への影響」エアロゾル研究, 17巻2号 (2002) 96-104. [DOI: 10.11203/jar.17.96]
  5. 松野 明、楡 孝、芝原 健太郎「超LSI対応レーザー不純物活性化技術」レーザー研究, 33巻7号 (2005) 457-461. [DOI: 10.2184/lsj.33.457]
  6. 近藤 洋平、中島 建、田中 武、高木 俊宜、渡邉 悟志、大倉 健作、芝原 健太郎、横山 新「プラズマベースイオン注入滅菌法における窒素イオンエネルギーの推定」真空, 48巻5号 (2005) 339-342. [DOI: 10.3131/jvsj.48.339]
  7. 石田 誠、一木 隆範、井谷 俊郎、上野 和良、浦岡 行治、小田 俊理、小田中 紳二、小野 崇人、金田 千穂子、坂本 邦博、芝原 健太郎、新宮原 正三、須田 良幸、高橋 庸夫、高村 禅、辰巳 哲也、鳥海 明、羽根 一博、久本 大、平本 俊郎、廣瀬 和之、松井 真二、水野 文二、宮崎 誠一、森 伸也「シリコン技術」応用物理, 79巻8号 (2010) 691-693. [DOI: 10.11470/oubutsu.79.8_691]

その他（Other Publications）

学会巻頭言・序文

  • K. Shibahara, “Welcome to IWJT 2002”, Extended Abstracts of IWJT 2002, pp. 1-2, 2002.
  • Kuzuhara, M., Shibahara, K. Special Issue: Solid State Devices and Materials FOREWORD. Jpn. J. Appl. Phys. 2009, 48(4), Editorial Material. [DOI: 10.1088/1347-4065/48/4S/04S002]
  • K. Shibahara, “Special Issue on Solid State Devices and Materials” , Jpn. J. Appl. Phys., Vol. 49, No. 4, 2010.

商業誌における学会速報

  • 「【VLSI速報】NiSi-FUSIゲートの微細化問題，ベルギーIMECが解決策示す」 『日経マイクロデバイス』 2005年6月17日 (日経クロステック転載)（有料記事）
  • 「【VLSI速報】要素技術から統合プロセスまでhigh-k技術を網羅」 『日経マイクロデバイス』 2005年6月17日 (日経クロステック転載)（有料記事）
  • 「【VLSI速報】high-k/メタル・ゲートで議論白熱，仕事関数の制御手法が相次ぐ」 『日経マイクロデバイス』 2007年6月14日 (日経クロステック転載)（有料記事）
  • 「【VLSI速報】IBMら，45nm世代SOI基板CMOS向けメタル・ゲート/high-k技術を発表」 『日経マイクロデバイス』 2007年6月15日 (日経クロステック転載)（有料記事）
  • 「【IEDM】high-k／メタル・ゲート，Intelが製品化も議論に終止符は打たれず」 『日経マイクロデバイス』 2007年12月11日 (日経クロステック転載)（有料記事）
  • 「【IEDM】IntelとTSMC，45nm世代の高性能CMOSを発表」 『日経マイクロデバイス』 2007年12月12日 (日経クロステック転載)（有料記事）
  • 「【IEDM】high-k／メタル・ゲート形成プロセスを簡略化する手法，IMECが開発」 『日経マイクロデバイス』 2007年12月13日 (日経クロステック転載)（有料記事）
  • 「【VLSI速報】Intelやソニー，pMOSの性能向上におけるゲート・ラスト・プロセスの優位性を実証」 『日経マイクロデバイス』 2008年6月21日 (日経クロステック転載)（有料記事）
  • 「【VLSI速報】発表が目白押しのhigh-k／メタル・ゲート，焦点はプロセス統合や性能向上手法へ」 『日経マイクロデバイス』 2008年6月21日 (日経クロステック転載)（有料記事）
  • 「【IEDM】「東芝ら，high-k/メタル・ゲートのしきい電圧制御のメカニズムを提案」」 『日経マイクロデバイス』 2008年12月17日 (日経クロステック転載)（有料記事）

その他文献

石田 誠、一木 隆範、井谷 俊郎、上野 和良、浦岡 行治、小田 俊理、小田中 紳二、小野 崇人、金田 千穂子、坂本 邦博、芝原 健太郎、新宮原 正三、須田 良幸、高橋 庸夫、高村 禅、辰巳 哲也、鳥海 明、羽根 一博、久本 大、平本 俊郎、廣瀬 和之、松井 真二、水野 文二、宮崎 誠一、森 伸也「シリコン技術」応用物理, 79巻8号 (2010) 691-693. [DOI: 10.11470/oubutsu.79.8_691]

国内学会予稿や技術研究報告など： [J-GLOBAL文献データ] / [CiNii Research 芝原健太郎 ]

特許（Patents）

米国特許登録：1件

  • Shibahara, Kentaro. “Semiconductor device and manufacturing method thereof.” U.S. Patent No. US 7,253,485 B2, Issued August 7, 2007. Assignee: Semiconductor Technology Academic Research Center.

国内特許登録：5件

  • 特許第2755353号, 「▲III▼-▲V▼族化合物半導体装置の製造方法」, 発明者：芝原 健太郎, 特許権者：日本電気株式会社, 登録日：1998年3月13日. （出願日：1989年12月6日）
  • 特許第3363384号, 「半導体記憶装置」, 発明者：成竹 功夫, 杉林 直彦, 宇津木 智, 室谷 樹徳, 奥田 高, 及川 隆一, 森 秀光, 巌 庄一, 芝原 健太郎, 小山 邦明, 大屋 秀市, 福沢 真一, 井谷 俊郎, 笠間 邦彦, 小川 正毅, 特許権者：日本電気株式会社, 登録日：2002年10月25日. （出願日：1995年6月8日）
  • 特許第3558235号, 「MOS電界効果トランジスタ」, 発明者：芝原 健太郎, 森 秀光, 大西 貞之, 及川 隆一, 中島 謙, 伊藤 勝志, 山下 浩, 渡辺 啓仁, 神山 聡, 小島 義克, 浜田 健彦, 小山 邦明, 特許権者：日本電気株式会社, 登録日：2004年5月28日. （出願日：1995年6月8日）
  • 特許第4360341号, 「MOS型半導体装置及びその製造方法」, 発明者：芝原 健太郎, 特許権者：株式会社半導体理工学研究センター, 登録日：2009年8月14日. （出願日：2003年9月3日）
  • 特許第4436569号, 「MOS型半導体装置の製造方法およびMOS型半導体装置」, 発明者：芝原 健太郎, 今井 清隆, 特許権者：株式会社半導体理工学研究センター, 登録日：2010年1月8日. （出願日：2004年12月3日）

※国内特許出願（公開公報）9件含む全14件はこちら [J-GLOBAL 特許データ] （科学技術振興機構）

外部データ・資料

・[KAKEN 芝原健太郎] （国立情報学研究所）
・[CiNii Research 芝原健太郎 ]（国立情報学研究所）
・[J-GLOBAL — 芝原 健太郎　(広島大学）／（京都大学）／（NEC）／] （科学技術振興機構）
・[IEEE Xplore – Kentaro Shibahara(1997–2008の一部)]
・広島大学 大学院先端物質科学研究科2 研究年報 [既刊研究報告 2002年～2011年]
・広島大学 半導体産業技術研究所3 年報（ARR） [2008〜2009年] [2009〜2010年] 

[HOME] / [プロフィール ] / [研究業績紹介（SiC）] / [研究業績紹介（Si）] / [学術・産業界における活動] / [受賞]  /[出版（『タウア・ニン最新VLSIの基礎』監訳）] / [Profile] / [Service] / [Research(SiC)]/ [Research(Si)] / [Dissertation ] / [Awards] / [Books]

  1. (1986）：原誌およびJ-STAGEの巻号一覧では「13巻 (1986)」と表記されています。一方、J-STAGEの個別記事では発行日が1987年4月25日と登録されています。 ↩︎
  2. 広島大学大学院先端物質科学研究科：現在は広島大学先進理工系科学研究科 ↩︎
  3. 広島大学半導体産業技術研究所：これらの年報発行時は、広島大学ナノデバイス・バイオ融合科学研究所 ↩︎

編集履歴：2025年12月　1987年へ２本追加しました。2026.1　1987年に2本追加しました。2026年5月　複数本追加しました。DOIを複数掲載しました。[Featured]をつけました。ページ数など修正しました。Message from the Chairsを「学術・産業界における主な活動」ページに記載しました。英語ページを作製しました。6月　Patentsを追加しました。論文や単語の重複を取りました。[Featured]を [Selected]に変更し、選定基準をページ下部に記しました。Patents（特許）項目とリンクを追加更新しました。7月　目次を作り、年ごとに整理して目次から飛べるようにしました。Other Publications　に総説・解説と商業雑誌記事を付け加えました。国内特許を掲載しました。論文とプロシーディングを追加更新しました。8月 [Selected]8月を削除しました。国内論文分類を追加しました。。N